台积电成立 FOPLP 团队，聚焦 AI GPU 领域，封装尺寸大降低成本
《科创板日报》7月15日讯 据最新报道，台积电已正式成立FOPLP（扇出型面板级封装）相关团队，并规划建设mini line（小量试产线）。
据悉，台积电计划在FOPLP中采用长宽为515mm和510mm的矩形基板，可用面积相当于圆形基板的三倍多。目前获悉，该产品将聚焦于AI GPU领域，客户为英伟达，预计2026-2027年间亮相。
在AI等高算力需求增长背景下，FOPLP有望加速进入AI芯片领域。其可容纳更多的I/O数、效能更强大、节省电力消耗。更重要的是，其采用大型矩形基板替代传统圆形硅中介板，封装尺寸大，可提高面积利用率降低单位成本，从而弥补CoWoS产能不足的困境。
早期，自台积电于2016年将FOWLP（扇出型晶圆级封装）技术用于手机的A10处理器以来，便积极发展FOPLP方案，但在技术上一直无法实现完全突破。今年6月，台积电方面还表示，这种技术的研究尚处于早期阶段，可能需要“几年”才能商业化。
有半导体人士认为，此前布局FOPLP厂商较少，为了将资源正确投放，过去设备商在相关领域投资上比较保守，如今台积电正式加入，设备商态度也转向积极备战。实际上，这一趋势在近期已初露端倪：
上月，有供应链人士指出，日月光正持续驱动FOPLP，并于英伟达、AMD讨论相关业务。
此前另有消息称，三星正开发面向AI芯片的3.3D先进封装技术，目标于2026年第二季度实现量产。目前该厂商已为移动或可穿戴设备等引入FOPLP。
A股上市公司方面，华润微、深南电路、华海诚科等业已切入FOPLP相关业务。
研究机构集邦咨询本月报告指出，自第二季起，超威半导体（AMD）等芯片业者积极接洽台积电及OSAT业者以FOPLP技术进行芯片封装，预估目前FOPLP封装技术发展在消费性IC及AI GPU应用的量产时间点，可能分别落于2024年下半年至2026年，以及2027-2028年。
不过，也有业内人士认为，FOPLP即便正式量产，取代CoWos的几率也不大。未来3-5年，CoWoS仍将是主流先进封装制程，而目前领先的3D封装SoIC则会成为台积电的主战场。
据华金证券6月研报分析，目前英伟达和AMD占据台积电80%的CoWoS产能，加之新产品如GB200的热销，以及博通等其他公司对CoWoS技术的采用，台积电短期内产能的紧张状况难以缓解。FOPLP技术尽管在某些性能指标上不及CoWoS，但在提高芯片的功能密度、减少互联长度以及重构系统设计等方面表现出的优势，符合人工智能时代对芯片性能的基准要求，使得FOPLP有望在AI芯片领域加速渗透。
