SK 海力士开发超 400 层 NAND 闪存，加速新一代产品开发，抢夺市场份额
最近一年多里，DRAM芯片制造商因抢夺HBM市场，开发上的竞争越来越激烈。随着存储器市场行情见涨，这种趋势也逐渐蔓延到NAND闪存上，面向AI PC和数据中心的新一代产品开发也在不断提速。
据报道，SK海力士正在开发超过400层的NAND闪存，目标是2025年年底之前做好用于大规模生产的准备。据知情人士透露，SK海力士目前正在与供应链合作伙伴合作，开发400层及以上NAND闪存所需要的工艺技术和设备，随着应用混合键合实现突破，更多的材料和组件供应商有望进入新的供应链。
在去年的2023闪存峰会（Flash 2023）上，SK海力士首次展示了全球首款321层NAND闪存，成为业界首家开发300层以上NAND闪存的公司，并计划2025年上半年开始进入量产阶段。其属于1Tb TLC 4D NAND闪存，采用了PUC（）技术，将外围控制电路放置在存储单元下方，相比传统的外围电路侧置设计，可减少芯片占用空间，
不过在400层及以上NAND闪存上，SK海力士将采用不同于现有321层NAND闪存的结构，而是在两块晶圆上分别制造外围电路和存储单元，然后通过W2W（晶圆对晶圆）的混合键合技术，将两部分整合为完整的NAND闪存。这种做法听起来似乎有点熟悉，因为铠侠与西部数据合作开发的CBA（CMOS to Array）技术也采用了类似的制造方法。
SK海力士希望能够加快NAND闪存技术的开发，将未来两代产品的间隔时间缩短至1年，这明显低于业界1.5至2年的平均水平。
